- Zen 6 aumentará hasta 12 núcleos y 48 MB de L3 por CCD, permitiendo CPUs de consumo de hasta 24 núcleos y 48 hilos en AM5.
- La arquitectura se fabricará en 2 nm de TSMC, introducirá nuevas instrucciones AVX avanzadas y mejorará el IPC alrededor de un 10 % frente a Zen 5.
- Habrá variantes Ryzen 10000 de escritorio, APUs Medusa Point móviles y EPYC Venice de hasta 256 núcleos, además de la versión densa Zen 6c.
- Se esperan modelos X3D con hasta 144 MB de L3 por CCD, un gran salto de rendimiento especialmente en juegos y cargas sensibles a la caché.
La llegada de AMD Zen 6 apunta a ser uno de los saltos más importantes en la historia reciente de los procesadores x86. Tras el éxito de Ryzen desde su primera generación, AMD se prepara para dar otra vuelta de tuerca con una arquitectura pensada para exprimir al máximo el nodo de 2 nm de TSMC, aumentar el número de núcleos por chiplet y disparar la cantidad de caché L3 disponible.
En este artículo vamos a repasar de forma ordenada y con todo detalle todo lo que se sabe y se ha filtrado sobre Zen 6: desde los Ryzen 10000 “Olympic Ridge” y las APUs “Medusa Point”, hasta los enormes EPYC “Venice” para servidor y la variante de alta densidad Zen 6c. Ten en cuenta que buena parte de la información procede de filtraciones, documentación técnica y bases de datos de benchmarks, así que hay que tratarla como algo provisional, aunque muy bien fundamentado.
De Zen a Zen 6: cómo hemos llegado hasta aquí
Con la familia Ryzen 1000 basada en Zen original, AMD rompió el monopolio efectivo que Intel mantenía en el escritorio entusiasta. Desde entonces, cada nueva generación de Ryzen de sobremesa ha venido acompañada de una arquitectura de núcleos renovada.
Los Ryzen 1000 inauguraron Zen, los Ryzen 3000 dieron el salto a Zen 2, los Ryzen 5000 consolidaron el liderazgo con Zen 3, mientras que los Ryzen 7000 y 8000 adoptaron Zen 4. La actual serie Ryzen 9000 estrena Zen 5, una arquitectura que ya supone un salto notable en IPC y eficiencia, pero que no será más que la antesala de lo que está por llegar con Zen 6.
Todo apunta a que los futuros Ryzen 10000 de sobremesa se basarán en Zen 6 “Morpheus” y llevarán el nombre en clave “Olympic Ridge”. Esta nueva generación subirá el listón en prácticamente todos los frentes: número de núcleos, frecuencias turbo, caché L3 y soporte de nuevas instrucciones avanzadas, especialmente pensadas para cargas de trabajo de IA y vectoriales.
Arquitectura Zen 6: diseño general y proceso de fabricación
Zen 6 seguirá fiel al concepto de diseño chiplet con CCD + IOD que AMD viene utilizando desde Zen 2. El planteamiento base no cambia porque les ha funcionado de maravilla: uno o varios chiplets de cómputo (CCD) que integran los núcleos CPU y la jerarquía de cachés hasta L3, acompañados de un chiplet de entrada/salida (IOD) que aglutina controladora de memoria, líneas PCIe y el resto de interfaces.
Los chiplets de cómputo Zen 6 se fabricarán en un nodo de clase 2 nm de TSMC (TSMC N2), mientras que el chiplet de E/S se moverá entre los 3 nm y otros nodos más maduros, en función de la gama. Esto permite concentrar la máxima densidad de transistores donde más rendimiento se gana (en los núcleos) y abaratar costes en la parte de entrada/salida, donde no hace tanta falta ir a lo último de lo último.
A nivel microarquitectónico, Zen 6 no es una simple revisión de Zen 5, sino un diseño más agresivo y ancho, con un motor de despacho de ocho ranuras y soporte de SMT (dos hilos por núcleo) que saca partido de ese ancho de ejecución. Los documentos de contadores de rendimiento (PMC) publicados por AMD para la familia 1Ah Model 50h-57h apuntan precisamente a este enfoque centrado en una emisión muy amplia y un arbitraje SMT avanzado.
Según esa documentación, el núcleo incorpora contadores específicos para ranuras de despacho desaprovechadas, cuellos de botella en el backend y pérdidas derivadas de la selección de hilos en SMT, lo que refuerza la idea de que AMD ha rediseñado el corazón de Zen 6 para maximizar el rendimiento por ciclo en cargas muy paralelizables.
Nuevas instrucciones y capacidades avanzadas
Zen 6 incluirá una batería de nuevas extensiones de instrucciones orientadas a cargas intensivas de cálculo vectorial e inteligencia artificial. Entre las que se han confirmado destacan AVX512_BMM, AVX_NE_CONVERT, AVX_IFMA, AVX_VNNI_INT8 y AVX512_FP16.
Estas extensiones permitirán acelerar operaciones de matrices, inferencia de IA y cómputo científico directamente en la CPU, reduciendo la necesidad de recurrir a aceleradores externos en ciertos escenarios. Además, se espera que Zen 6 sea la primera plataforma de AMD en soportar FRED (Flexible Return and Event Delivery), una característica pensada para mejorar la gestión de interrupciones y eventos a bajo nivel.
En conjunto, todo esto apunta a una arquitectura muy pensada para el futuro del cómputo general y de la IA, donde mezclar cargas tradicionales y tareas de inferencia en la misma máquina será cada vez más habitual, tanto en el escritorio como en el centro de datos.
Más núcleos por CCD y salto en caché L3
Uno de los cambios más llamativos de Zen 6 será el aumento de núcleos por CCD. Desde Zen 2 hasta Zen 5, cada chiplet de cómputo estándar incluía hasta 8 núcleos y 16 hilos. Con Zen 6, AMD pasará a 12 núcleos y 24 hilos por CCD, un incremento del 50 % que abre la puerta a procesadores de sobremesa con hasta 24 núcleos y 48 hilos usando dos chiplets.
Esta subida de densidad es posible gracias al proceso de 2 nm de TSMC, que permite integrar más núcleos y más caché en un área similar sin disparar el consumo ni las temperaturas. Aun así, el diseño está claramente pensado para mantener unos costes de fabricación razonables por oblea, de manera que los Ryzen de consumo sigan siendo competitivos en precio.
Junto con el aumento de núcleos viene otra mejora crucial: cada CCD pasará de los 32 MB de L3 típicos de Zen 5 a 48 MB de caché L3 en Zen 6. Ese 50 % extra de caché por chiplet puede marcar diferencias muy serias en juegos y en aplicaciones con acceso intensivo a memoria.
La expansión de la L3 reduce la dependencia de la RAM, que es mucho más lenta y tiene mayor latencia. En el caso de los juegos, este cambio puede provocar que un modelo con más caché L3 supere en FPS a otro más moderno pero peor servido de caché, incluso aunque funcione a una frecuencia algo inferior.
IPC, frecuencias y rendimiento esperado frente a Zen 5
Las filtraciones apuntan a que Zen 6 ofrecerá una mejora de IPC cercana al 10 % respecto a Zen 5, gracias a cambios en el subsistema de caché (menos latencia, más capacidad), un predictor de saltos más afinado y un pipeline más eficiente.
Si tomamos como referencia que un núcleo Zen 6 trabajando a la misma frecuencia que un Zen 5 rendiría de media un 10 % más, y le sumamos el margen adicional que darán las mayores frecuencias turbo, la ganancia en rendimiento monohilo podría situarse entre un 12 y un 15 % según estimaciones razonables.
Se habla incluso de que algunos modelos tope de gama podrían alcanzar los 6 GHz en modo turbo con uno o pocos núcleos activos, algo que dependerá mucho de la calidad del silicio y del margen térmico disponible. En cualquier caso, no es una frecuencia sostenida para todos los núcleos, sino un pico en escenarios muy concretos.
A esta mejora en IPC y frecuencia habrá que añadirle el efecto del aumento de núcleos e hilos. Un chip de 24 núcleos Zen 6, con el mismo TDP que un Ryzen 9000 actual, tendrá una ventaja bruta apabullante en cargas multihilo, manteniendo al mismo tiempo un rendimiento por hilo claramente superior.
Ryzen 10000 “Olympic Ridge” para plataforma AM5
Todo indica que los procesadores de sobremesa basados en Zen 6 llegarán bajo la familia Ryzen 10000 con nombre en clave “Olympic Ridge”. Estos chips representarán la tercera generación de CPUs compatibles con el socket AM5, cumpliendo así la promesa de AMD de dar soporte a esta plataforma durante al menos tres generaciones.
En cuanto a configuraciones, se han filtrado hasta siete variantes distintas de número de núcleos para Olympic Ridge. Por un lado, habría cuatro modelos con un único CCD (un solo chiplet de cómputo) con 6, 8, 10 y 12 núcleos. Por otro, tres modelos con doble CCD que alcanzarían 16 (8+8), 20 (10+10) y 24 núcleos (12+12), todos ellos con SMT activo y, por tanto, con el doble de hilos.
Algunos analistas han propuesto posibles nombres comerciales aproximados para estos procesadores, como un hipotético Ryzen 5 10600X con 8 núcleos y 16 hilos, un Ryzen 7 10700X con 12 núcleos y 24 hilos, y dos Ryzen 9 de 16 y 24 núcleos (10900X y 10950X). Estos modelos utilizarían uno o dos CCD de 12 núcleos, con configuraciones de caché L3 que irían desde 48 MB en los modelos monodado hasta 96 MB combinados en los modelos de doble CCD.
En cualquier caso, la idea central es que la gama Ryzen 10000 ofrecerá un 50 % más de núcleos máximos en sobremesa respecto a los Ryzen 9000, que se quedan en 16 núcleos. Esto se logrará sin necesidad de recurrir a plataformas HEDT, acercando configuraciones masivas de núcleos al usuario entusiasta estándar.
Ryzen 10000X3D con caché L3 apilada en 3D
AMD no piensa renunciar a su as bajo la manga en juegos: la caché L3 apilada en 3D (X3D). También habrá versiones de los Ryzen 10000 con esta tecnología, que combinarán todas las mejoras de Zen 6 con un gigantesco aumento de caché L3 gracias a la apilación vertical.
Se rumorea que los Ryzen 10000X3D serán los primeros en usar dos CCD con caché X3D, y que el tamaño de la caché apilada por chiplet pasará de los 64 MB actuales a 96 MB. El patrón que sigue AMD tiene lógica: en la generación actual, el chiplet de caché añade el doble de L3 que ya tiene el chiplet de cómputo; con Zen 6 se mantendría esa proporción, duplicando los 48 MB de L3 base del CCD hasta un total de 96 MB X3D por chiplet.
La combinación de 48 MB de L3 nativa más 96 MB apilados daría lugar a 144 MB de L3 efectivos por CCD. En un procesador de doble chiplet con 24 núcleos, esto se traduciría en 288 MB de L3, una cantidad realmente descomunal para un procesador de consumo, ideal para juegos y para cargas muy sensibles a la latencia de memoria.
La experiencia con modelos como el Ryzen 7 7800X3D y el Ryzen 7 9800X3D demuestra que un gran volumen de L3 puede permitir que un chip con menos núcleos o menos frecuencia supere a procesadores tope de gama de la competencia en FPS, todo ello consumiendo mucho menos. Con Zen 6 y el nuevo nodo de 2 nm, este enfoque debería reforzarse todavía más.
Zen 6c: la variante de alta densidad y bajo consumo
Al igual que ha ocurrido con Zen 4c y Zen 5c, AMD lanzará una variante Zen 6c “Monarch” enfocada en la máxima densidad de núcleos y la eficiencia energética. Esta versión no será una arquitectura completamente distinta, como los núcleos “grandes y pequeños” de Intel, sino una adaptación de Zen 6 estándar orientada a reducir área y consumo.
Los núcleos Zen 6c compartirán la base arquitectónica de Zen 6, y en principio mantendrán el mismo IPC, pero trabajarán a frecuencias más bajas y con menos caché L3 por núcleo. Se habla de unos 2 MB de L3 por núcleo en Zen 6c, frente a los 4 MB por núcleo efectivos que implican los 48 MB de L3 por CCD en la versión estándar de 12 núcleos.
Un chiplet Zen 6c de 12 núcleos tendría por tanto 24 MB de L3, la mitad que un CCD Zen 6 normal. Esto permite reducir el tamaño del die, abaratar su fabricación y contener mejor el consumo, algo especialmente interesante para APUs, SoCs de bajo consumo y plataformas móviles.
Se espera que Zen 6c alimente APUs de nueva generación, mini PCs, portátiles y, según algunos rumores, incluso las futuras consolas de Sony y Microsoft (PS6 y la próxima Xbox). La menor frecuencia y la L3 recortada se compensan con un número muy elevado de núcleos y un consumo muy contenido.
APUs Medusa Point: Zen 6 en el mundo móvil
En el terreno portátil, las próximas grandes protagonistas serán las APUs Medusa Point, que introducirán Zen 6 en el segmento móvil de consumo. Estas APUs sustituirán gradualmente a Strix Point y a otras familias actuales, combinando núcleos Zen 6 / Zen 6c con gráficos integrados de nueva generación.
Una muestra temprana de Medusa Point ha aparecido en Geekbench con el identificador de muestra de ingeniería 100-000001713-31, asociada a una plataforma denominada “AMD Plum-MDS1”. Todo indica que “Plum” está vinculado al socket FP10 de la próxima generación móvil de AMD, mientras que “MDS1” apunta directamente a Medusa Point.
Este chip en pruebas cuenta con 10 núcleos y 20 hilos, una configuración que no encaja con ninguna APU actual salvo las últimas Strix, pero que se diferencia claramente en la cantidad de caché L3: 32 MB, frente a los 24 MB de los Strix Point y los 16 MB de los Hawk Point.
La frecuencia observada en las pruebas es muy baja, en torno a 2,4 GHz teóricos y algo por encima de 1 GHz efectivos durante el benchmark, lo que indica claramente que se trata de un silicio muy temprano, todavía lejos de los relojes finales de producción. Aun así, el simple hecho de ver 10 núcleos y 32 MB de L3 en una APU móvil refuerza la idea de que estamos ante un diseño Zen 6.
Los listados de envío de NBD Data asocian ese OPN a Medusa Point, al paquete FP10 y a un TDP de 28 W, describiendo la configuración como “4C4D”, que podría interpretarse como cuatro núcleos Zen 6 y cuatro núcleos Zen 6c. Además, algunas filtraciones señalan que Medusa Point utilizará un diseño chiplet, a diferencia de Strix, y que podría incorporar un par de núcleos de muy bajo consumo en el IOD, al estilo de la estrategia de Intel en algunas de sus últimas generaciones.
EPYC Venice: Zen 6 en el centro de datos
En el segmento servidor, la implementación de Zen 6 llegará con los AMD EPYC “Venice”, preparados para centros de datos y entornos de nube e IA. AMD ha deslizado que estos procesadores podrían alcanzar hasta 256 núcleos, apoyándose en el nodo de 2 nm de TSMC y en una versión de alta densidad de la arquitectura.
La documentación de contadores de rendimiento mencionada antes revela que, en este ámbito, Zen 6 apuesta por un diseño muy ancho, con un motor de despacho de ocho ranuras y un uso intensivo de SMT para aprovechar al máximo la ejecución en paralelo. Los contadores dedicados a ranuras sin usar, cuellos de botella de backend y decisiones de arbitraje de hilos muestran que la prioridad de AMD es exprimir hasta el último ciclo de reloj en este tipo de cargas.
Con el salto a 2 nm, EPYC Venice tendrá margen para aumentar tanto el número de núcleos como la capacidad de caché por CCD, mientras mantiene o incluso mejora el rendimiento por vatio. El objetivo es reforzar la posición de AMD en servidores frente a Intel y otras arquitecturas, ofreciendo altísima densidad de cómputo y compatibilidad x86 total para facilitar la adopción en centros de datos ya existentes.
Plataforma AM5, nuevos chipsets y compatibilidad
AMD aseguró que el socket AM5 soportaría al menos tres generaciones de Ryzen, y a día de hoy ya hemos visto dos (Ryzen 7000 y Ryzen 9000, ambos basados en Zen 4/Zen 5). La tercera gran oleada de CPUs para este socket será, salvo sorpresa mayúscula, la familia Ryzen 10000 con núcleos Zen 6.
A pesar del aumento del número máximo de núcleos (hasta 24), no debería haber problemas para mantener la compatibilidad física con AM5, del mismo modo que AM4 acabó dando cabida a procesadores de hasta 16 núcleos y 32 hilos cuando en su origen sólo albergaba chips de 8 núcleos.
Lo que sí será imprescindible es una actualización de BIOS en las placas base AM5 existentes para reconocer correctamente los nuevos chips, gestionar su topología de núcleos y aprovechar las nuevas funciones a nivel de memoria, PCIe y energía.
Junto a los procesadores se espera también una nueva hornada de chipsets serie 900, con modelos como los hipotéticos A920, B950, X970 y X970E. Estos chipsets darán vida a nuevas placas base de fabricantes como ASUS, MSI o GIGABYTE, que integrarán mejoras en alimentación, conectividad y soporte para memorias DDR5 más rápidas, e incluso módulos CUDIMM en ciertas configuraciones.
Comparativa: Ryzen 9000 (Zen 5) frente a Ryzen 10000 (Zen 6)
Si se cumplen las filtraciones y la información técnica disponible, el salto de Ryzen 9000 a Ryzen 10000 será bastante más grande de lo que fue en su día el salto de Zen 3 a Zen 4. No sólo hablamos de IPC, sino de todo el conjunto plataforma + arquitectura.
Por un lado, Zen 6 ofrecerá un incremento de rendimiento monohilo de hasta un 15 % respecto a Zen 5, sumando mejoras de IPC y de frecuencia. Por otro, multiplicará la capacidad de procesar tareas en paralelo gracias al aumento del número máximo de núcleos en escritorio hasta 24, manteniendo a la vez el mismo rango de TDP objetivo.
A nivel de caché, pasaremos de 32 MB de L3 por CCD a 48 MB de L3, lo que supone un 50 % más de caché por chiplet de cómputo, con el impacto positivo que eso tiene en juegos y en aplicaciones que dependen mucho de la latencia de memoria.
El salto de un nodo de 4 nm a 2 nm en la parte de cómputo permitirá también mejorar la eficiencia energética, es decir, más rendimiento por cada vatio consumido, algo clave tanto en equipos de sobremesa como en servidores y portátiles. Además, se esperan ajustes en la controladora de memoria para soportar DDR5 a mayores frecuencias y sacar más jugo a los módulos de nueva generación.
Competencia: Intel Nova Lake como rival directo
En el horizonte se perfila una batalla muy interesante entre AMD Zen 6 y los Intel Nova Lake, que llegarán como la generación Core Ultra 400. Intel planea utilizar configuraciones híbridas con hasta 52 núcleos (16 de alto rendimiento, 32 de eficiencia y 4 de ultra eficiencia), apostando por un enfoque de núcleos heterogéneos más radical que el de AMD.
Frente a ese planteamiento, todo indica que AMD preferirá seguir con un diseño de núcleos homogéneos en el escritorio, reservando los núcleos de alta densidad (Zen 6c) para servidores y plataformas móviles, pero sin mezclar arquitecturas radicalmente distintas dentro de un mismo procesador de sobremesa.
Será especialmente interesante ver el cara a cara entre Olympic Ridge y Nova Lake en tareas de productividad, IA ligera y, por supuesto, en juegos, donde la combinación de IPC, frecuencia y caché L3 de Zen 6 puede dar mucha guerra.
Fecha de lanzamiento y precios esperados
En cuanto al calendario, todo apunta a que los Ryzen 10000 basados en Zen 6 llegarán en la segunda mitad de 2026, con bastantes papeletas para aparecer a finales de año. No se puede descartar que algunos modelos se retrasen a principios de 2027, dependiendo de cómo vaya la producción en 2 nm y de cómo se venda el stock de Ryzen 9000.
Las APUs Medusa Point podrían mostrarse públicamente en el CES de Las Vegas de 2027, que suele celebrarse en enero, mientras que los EPYC Venice para centros de datos probablemente verán la luz antes, dentro de 2026, cumpliendo los compromisos de AMD con el mercado servidor.
El tema de los precios todavía es una incógnita, pero es razonable pensar que el salto al nodo de 2 nm y el aumento de núcleos y caché por CCD incrementarán el coste de fabricación. AMD podría intentar mantener precios similares a los Ryzen 9000, pero no sería raro ver una subida moderada en los modelos de gama alta.
En un escenario optimista, los Ryzen 10000 conservarán la estructura de precios de la generación actual; en uno menos amable, podríamos estar hablando de incrementos de entre 50 y 150 euros en los modelos más potentes, especialmente en las variantes X3D con caché apilada.
Mirando todo el conjunto, Zen 6 se perfila como una arquitectura muy ambiciosa que no sólo busca mejorar el IPC, sino redefinir la relación entre núcleos, caché y eficiencia en todas las gamas: desde portátiles ultraligeros hasta monstruos EPYC de 256 núcleos. Si las filtraciones se confirman, la plataforma AM5 vivirá su mejor momento con Ryzen 10000, y el duelo con Intel Nova Lake promete ser uno de los más interesantes que hemos visto en años.